DRAM for storing data in pairs of cells

Patent Number: EP1081714

Publication date: 2001-03-07

Inventor(s): MIYABO TORU (JP); SATOH KIMIAKI (JP); FUJIOKA SHINYA (JP); MATSUMIYA MASATO

(JP)

Applicant(s): FUJITSU LTD (JP)

Requested Patent: JP2001143463

Application

Number: EP20000307423 20000830

Priority Number(s): JP19990246687 19990831; JP20000245847 20000814

IPC Classification: G11C11/409; G11C7/00

EC Classification: <u>G11C7/10M6</u>, <u>G11C7/18</u>, <u>G11C11/4097</u>

Equivalents:

US6344990

Cited patent(s): <u>US5661678; US4916666</u>

Abstract

The DRAM is configured such that data to be stored is stored as complementary data in one pair of memory cells (MC00, /MC00), and this pair of memory cells is connected to one pair of bit lines (BL0, /BL0) connected to a common sense amplifier (S/A0) in response to selection of a word line (WL0). That is, at the positions of intersection of the pair of bit lines connected to the sense amplifier and the single word line, a pair of memory cells is positioned; by selecting the word line, complementary data is written from the pair of bit lines to the pair of memory cells, or complementary data is read to the pair of bit lines. The H level and L level are stored in the pair of memory cells as one bit of stored data, so that the read sensitivity is increased, and refresh cycles can be made longer, or the word line driving level can be lowered, or the sense amplifier activation timing can be speeded. Further, in this invention the bit lines comprising a first bit line pair (BL0,/BL0) are arranged in alternation with and surrounding the bit lines of a second bit line pair (BL1, /BL1); the sense amplifier (S/A0) for the first bit line pair is positioned on one side of the cell array, and the sense amplifier (S/A1) for the second bit line pair is positioned on the other side of the cell array. The sense amplifier connected to either one bit line pair is activated according to the selected word line, the sense amplifier connected to the other bit line pair is kept in the inactive state, and the other bit line pair is kept at the precharge level. Through this configuration, only half the sense amplifier group of conventional devices is activated during reading or writing, so that power consumption can be reduced; moreover, the other bit line pair kept at the precharge level serves the function of shielding the one bit line pair driven by the sense amplifier, so that crosstalk between bit lines is reduced, and the operating margin of the sense amplifier of the one bit line pair can be

increased.



Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001—143463

(P2001-143463A)

(43)公開日 平成13年5月25日(2001.5.25)

В

(51) Int. Cl. '
G11C 11/401

識別記号

FI

テーマコート' (参考)

G11C 11/34

362

審査請求 未請求 請求項の数6 OL (全18頁)

(21)出願番号	特願2000-245847(P2000-245847)	(71)出願人	000005223
			富士通株式会社
(22)出願日	平成12年8月14日(2000.8.14)	}	神奈川県川崎市中原区上小田中4丁目1番
			1号
(31)優先権主張番号	特願平11-246687	(72)発明者	松宮 正人
(32)優先日	平成11年8月31日(1999.8.31)		神奈川県川崎市中原区上小田中4丁目1番
(33) 優先権主張国	日本 (JP)		1号 富士通株式会社内
		(72)発明者	藤岡 伸也
			神奈川県川崎市中原区上小田中4丁目1番
		· ·	1号 富士通株式会社内
		(74)代理人	· · · · · · · · · · · · · · · · · · ·
			弁理士 土井 健二 (外1名)
		1	71 - 11-71 PG - (71 A PM)
		}	最終頁に続く
	•		AL NE SE VENCE


(54) 【発明の名称】 1 対のセルにデータを記憶するDRAM

(57)【要約】

(修正有)

【課題】消費電力を削減した、或いは動作を高速化した 新規な構成のDRAMを提供する。

【解決手段】記憶すべきデータを相補データで1対のメモリセルに記憶し、その1対のメモリセルが、ワード線別の選択に応答して共通のセンスアンプSAに接続される1対のビット線BL、/BLに接続されるように構成することを特徴とする。1ビットの記憶データに対して、1対のメモリセルにHレベルとLレベルが記憶されるので、銃み出し感度が高くなり、リフレッシュサイクルを長くすることができる。更に、第1のビット線対のセンスアンプがセルアレイの他方側に配置され、第2のビット線対のセンスアンプがセルアレイの他方側に配置される。そして、選択されるワード線に応じて、いずれか一方のビット線対に接続されるセンスアンプが活性化され、他方のビット線対に接続されるセンスアンプは非活性状態に維持され、他方のビット線対がプリチャージレベルに維持される。



【特許請求の範囲】

【請求項1】複数のメモリセルを有するメモリ回路において、

順番に配置された第1、第2、第3、第4のビット線を 有する複数のビット線グループと、

前記第1及び第3のビット線からなる第1のビット線対 との交差位置の1対のメモリセルに接続される第1のワード線群と、

前記第2及び第4のビット線からなる第2のビット線対 との交差位置の1対のメモリセルに接続される第2のワ 10 ード線群とを有するメモリセルアレイと、

前記メモリセルアレイの一方側に配置され、前記第1の ビット線対にそれぞれ接続される第1のセンスアンプ群 と、

前記メモリセルアレイの他方側に配置され、前記第2の ビット線対にそれぞれ接続される第2のセンスアンプ群 とを有し、

1つのワード線の駆動に応答して、記憶データに対応する相補データが前記ピット線対から前記1対のメモリセルに書き込まれ、更に、1つのワード線の駆動に応答し 20 て、前記1対のメモリセルに記憶された前記相補データが前記ピット線対に読み出され、

前記第1のワード線群のいずれかのワード線が駆動される時に、前記第1のセンスアンプ群が活性化されて前記第1のビット線対が逆相に駆動され、前記第2のセンスアンプ群が非活性に維持されて前記第2のビット線対がプリチャージレベルに維持され、

前記第2のワード線群のいずれかのワード線が駆動される時に、前記第2のセンスアンプ群が活性化されて前記第2のピット線対が逆相に駆動され、前記第1のセンス 30アンプ群が非活性に維持されて前記第1のピット線対がプリチャージレベルに維持されることを特徴とするメモリ回路。

【請求項2】請求項1において、

更に、前記ビット線対をプリチャージレベルにプリチャージするプリチャージ回路を有し、

前記1対のメモリセルに書き込まれる相補データに対応 する電圧は、前記プリチャージレベルより高い第1の電 圧と、前記プリチャージレベルより低い第2の電圧であ ることを特徴とするメモリ回路。

【請求項3】請求項2において、

リフレッシュ動作は、少なくとも1対のメモリセル内に おける前記第1の電圧が前記プリチャージレベルより低 くなった後に、行われることを特徴とするメモリ回路。

【請求項4】請求項2において、

前記センスアンプは、前記ピット線対の一方をHレベル に他方をLレベルに増幅し、

前記メモリセルに書き込みされるHレベル側のセル電圧 リセルMC00〜が配置される。ビット線対BL0、/BL0にが、前記ビット線対のHレベルよりも低くなるように、 センスアンプブロックS/A0側に接続され、ビット線対 選択された前記ワード線の駆動レベルが設定されている 50 1、/BL1はセンスアンプブロックS/A1側に接続される。

ことを特徴とするメモリ回路。

【請求項5】請求項2において、

選択された前記ワード線が所定の駆動レベルに達する前に、前記センスアンプが活性化されて、前記ビット線対の電位が増幅されることを特徴とするメモリ回路。

【請求項6】請求項1において、

前記第1のセンスアンプ群は、前記メモリセルアレイの 選択信号と前記第1のワード線群の選択信号とに応答し て、活性化され、

前記第2のセンスアンプ群は、前記メモリセルアレイの 選択信号と前記第2のワード線群の選択信号とに応答し て、活性化されることを特徴とするメモリ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、1対のセルにデータを記憶するダイナミックRAM (DRAM) に関し、ツインセル構造にすることで消費電力を削減することができる、或いは動作を高速化することができるDRAM に関する。本明細書では、かかるDRAMを、ツインセルDRAMと称する。

[0002]

【従来の技術】DRAMは、1つの選択トランジスタ (セルトランジスタ)と1つの記憶用キャパシタ (セルキャパシタ) からなるメモリセルを有する大容量メモリであり、コンピュータのキャッシュメモリ等に広く利用されている。

【0003】従来のDRAMは、選択されたワード線を駆動することによりそのワード線に接続されるセルトランジスタを導通し、セルキャパシタをピット線に接続し、セルキャパシタの電荷の有無に応じてビット線電位を上昇又は下降させ、その変化をセンスアンプで読み出す。その場合、読み出し感度を上げるために、センスアンプに接続される他方のビット線をレファレンス電位に利用する。

【0004】即ち、従来のDRAMは、データ1,0を1つのセルキャパシタに電荷を蓄積する又はしないにより記憶する。そして、その状態が一方のビット線の電位に反映され、他方のビット線の電位をレファレンス電位に利用して、セルの記憶データがセンスアンプにより読40 み出される。

【0005】図9は、従来のDRAMの構成図である。図9中、メモリセルアレイMCAの両側に、センスアンプ回路を内蔵するセンスアンプブロックS/AO、S/A1が配置される。メモリセルアレイMCA内には、複数のワード線WLO~WL5と、それに交差する複数のビット線対BLO、/BLO及びBLI、/BL1とが配置され、それらの交差位置には、セルトランジスタとセルキャパシクからなるメモリセルMCOO~が配置される。ビット線対BLO、/BLOはセンスアンプブロックS/AO側に接続され、ビット線対BL

4

【0006】センスアンプブロックS/A1内には、ビット線トランスファーゲートBLT1、/BLT1と、プリチャージ回路PR1と、センスアンプ回路SA1及びコラムゲートCLGとが設けられる。また、ビット線トランスファーゲートBLT2、/BLT2は、右側の図示しないメモリセルアレイ内のビット線対に接続される。

【0007】図9の従来のDRAMにおける読み出し動 作は、次の通りである。プリチャージ期間において、イ コライズ信号EQ12の活性化によりビット線対BL1、/BL1 がプリチャージレベルVBLにプリチャージされる。この プリチャージレベルは、通常、Hレベル側のセル電圧及 びピット線電圧Viiとレレベル側のグランド電圧との中 間電圧Vii/2である。次に、ワード線WL2が選択され て駆動されると、メモリセルMC21、MC20のトランジスタ が導通し、セル電圧に応じてビット線BLI、BLOの電位が 変化する。そして、センスアンプブロックS/AI内のセン スアンプSAIが活性化信号SAE、/SAEにより活性化され て、ビット線BL1と/BL1の電圧差が検出され、センスア ンプSAIによりビット線対BLI、/BLIが電源電圧Viiまた はグランド電圧Vssまで増幅される。最後に、コラムゲ 20 ートCLGが、コラム選択信号CLの活性化により導通 し、センスアンプにより増幅された電圧が、データバス 線DB、/DBに読み出される。

【0008】やがて、ワード線W2が立ち下がり、増幅 されたビット線電位がメモリセルMC21内に保持されて再 書き込みが行われ、センスアンプが非活性化されて、ビ ット線プリチャージが行われる。

【0010】かかる構成のため、従来のDRAMでは様々な制約がある。例えば、Hレベルを記憶したメモリセル内のセル電圧は、リーク電流により低下したとしても、レファレンス電圧Vii/2よりも所定電圧高いレベル以上に保たれている必要がある。Hレベルのセル電圧がそれより低下すると、対応するビット線電位を十分に上昇させることができなくなり、センスアンプによる検出が困難になるからである。その為、従来のDRAMで40は、リーク電流によりデータ読み出し不良にならないようにするために、所定の時間サイクルでリフレッシュ動作を行うことが要求される。

【0011】また、従来のDRAMでは、Hレベル側の セル電圧を十分高くするために、ワード線の駆動電位を Hレベル側のセル電圧又はビット線電圧より、セルトラ ンジスタの隣値電圧以上高くすることが望まれる。Hレ ベル側のセル電圧を十分高くすることにより、読み出し 時にビット線の電位を十分に上昇させることができ、セ ンスアンプにより読み出すことが可能になるからであ る。また、リーク電流によりセル電圧が低下しても、ビット線プリチャージレベルVii/2より所定電圧以上高ければ、上記した通りビット線電位を十分に上昇させることができる。

【0012】また、従来のDRAMでは、読み出し動作において、ワード線を十分に高いレベルに駆動して、メモリセル内の電荷をピット線に十分に引き出した後に、センスアンプを活性化させることが望まれる。センスアンプにより検出するためには、Hレベルのセル電圧に対してピット線の電位を十分に上昇させる必要があるからである。かかる動作は、動作の低速化を招く。

【0013】上記のような頻度の高いリフレッシュ動作やワード線の高電圧化等の様々な制約は、消費電力の増大を招いている。DRAMは、微細加工技術の進歩により大容量化を達成することができたが、その一方で、リフレッシュ動作が必要などに伴う消費電力が大きいというデメリットは、未だ十分に解決されていない。また逆に、従来のDRAMは、消費電力を抑えると動作が遅くなるという問題を有している。

[0014]

【発明が解決しようとする課題】上記の問題を解決するDRAMとして、1対のメモリセルに相補データを記憶し、読み出し時にその1対のメモリセルを選択してビット線対に相補データを読み出し、そのビット線対をセンスアンプで駆動するツインセルDRAMが提案されている。例えば、特公昭54-28252号(英国特許公開1502334)、特開昭55-157194号、特開昭61-34790号、特開平8-222706号(米国特許5661678)に2つのメモリセルで1つのデータを記憶する構成が示されている。

【0015】しかしながら、これらの先行技術には、単に1つのデータを1対のメモリセルに記憶して、ビット線対に相補データを読み出し、センスアンプにより駆動することが示されているだけである。かかる先行技術のツインDRAMでは、確かにセンスアンプの動作マージンが大きくなり、リフレッシュサイクルをある程度長くすることができるが、全てのセンスアンプが同時に動作したり、隣接するビット線間のクロストークによる動作マージンの低下などの問題が残されている。

【0016】そこで、本発明の目的は、消費電力を少なくした新規な構造のDRAMを提供することにある。

【〇〇17】更に、本発明の別の目的は、リフレッシュサイクルをより長くして消費電力を少なくすることができる新規な構造のDRAMを提供することにある。

[0018]

【課題を解決するための手段】上記の目的を達成するために、本発明の一つの側面は、記憶すべきデータを相補データで1対のメモリセルに記憶し、その1対のメモリセルが、ワード線の選択に応答して共通のセンスアンプ に接続される1対のビット線に接続されるように構成す

ることを特徴とする。即ち、センスアンプに接続される 1対のビット線と1本のワード線との交差位置に、1対 のメモリセルが配置され、当該ワード線を選択すること で1対のビット線から相補データが1対のメモリセルに 書き込まれ、または1対のビット線に相補データが読み 出される。1ビットの記憶データに対して、1対のメモ リセルにHレベルとLレベルが記憶されるので、後述する 実施の形態例で説明する通り、読み出し感度が高くな り、リフレッシュサイクルを長くすることができ、或い はワード線駆動レベルを低くすることができ、或いはセ ンスアンプの活性化タイミングを早めることが可能にな る。

【0019】更に、本発明では、第1のビット線対を構 成するビット線が第2のビット線対のビット線を挟んで とびとびに配置され、第1のビット線対のセンスアンプ がセルアレイの一方側に配置され、第2のピット線対の センスアンプがセルアレイの他方側に配置される。そし て、選択されるワード線に応じて、いずれか一方のビッ ト線対に接続されるセンスアンプが活性化され、他方の ビット線対に接続されるセンスアンプは非活性状態に維 20 持され、他方のビット線対がプリチャージレベルに維持 される。かかる構成にすることで、読み出し又は書き込 み時に従来の半分のセンスアンプ群が活性化されるだけ であり消費電力を削減できると共に、プリチャージレベ ルに維持される他方のビット線対がセンスアンプに駆動 される一方のビット線対をシールドする機能を発揮し、 ビット線間のクロストークを少なくし、一方のビット線 対のセンスアンプの動作マージンを大きくすることがで きる。

【0020】上記の目的を達成するために、本発明の別 30 の側面は、複数のメモリセルを有するメモリ回路におい て、順番に配置された第1、第2、第3、第4のピット 線を有する複数のピット線グループと、前記第1及び第 3のビット線からなる第1のビット線対との交差位置の 1対のメモリセルに接続される第1のワード線群と、前 記第2及び第4のピット線からなる第2のビット線対と の交差位置の1対のメモリセルに接続される第2のワー ド線群とを有するメモリセルアレイと、前記メモリセル アレイの一方側に配置され、前記第1のビット線対にそ れぞれ接続される第1のセンスアンプ群と、前記メモリ セルアレイの他方側に配置され、前記第2のビット線対 にそれぞれ接続される第2のセンスアンプ群とを有し、 1つのワード線の駆動に応答して、記憶データに対応す る相補データが前記ビット線対から前記1対のメモリセ ルに書き込まれ、更に、1つのワード線の駆動に応答し て、前記1対のメモリセルに記憶された前記相補データ が前記ピット線対に跳み出され、前記第1のワード線群 のいずれかのワード線が駆動される時に、前記第1のセ ンスアンプ群が活性化されて前記第1のピット線対が逆 相に駆動され、前記第2のセンスアンプ群が非活性に維 50

持されて前記第2のビット線対がプリチャージレベルに 維持され、前記第2のワード線群のいずれかのワード線 が駆動される時に、前記第2のセンスアンプ群が活性化 されて前記第2のビット線対が逆相に駆動され、前記第 1のセンスアンプ群が非活性に維持されて前記第1のビット線対がプリチャージレベルに維持されることを特徴 とするメモリ回路。

【0021】上記の発明において、より好ましい実施例では、更に、前記ピット線対をプリチャージレベルにプリチャージするプリチャージ回路を有し、前記1対のメモリセルに書き込まれる相補データに対応する電圧は、前記プリチャージレベルより低い第2の電圧であることを特徴とする。

【0022】更に好ましい実施例では、上記において、 リフレッシュ動作は、少なくとも1対のメモリセル内に おける前記第1の電圧が前記プリチャージレベルより低 くなった後に、行われることを特徴とする。

【0023】更に好ましい実施例では、上記において、前記センスアンプは、前記ビット線対の一方をHレベルに他方をLレベルに増幅し、前記メモリセルに書き込みされるHレベル側のセル電圧が、前記ビット線対のHレベルよりも低くなるように、選択された前記ワード線の駆動レベルが設定されていることを特徴とする。

【0024】更に好ましい実施例では、上記において、 選択された前記ワード線が所定の駆動レベルに達する前 に、前記センスアンプが活性化されて、前記ビット線対 の電位が増幅されることを特徴とする。

[0025]

30 【発明の実施の形態】以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。 【0026】図1は、本実施の形態例におけるメモリ回路の構成図である。本実施の形態例のメモリ回路は、1つのワード線の駆動に応答して、センスアンプに接続されるビット線対に接続される1対のメモリセル(ツインセル)に、記憶データに対応する相補データが記憶される。かかるツインセルDRAMでは、メモリセルアレイのビット線とワード線、及びそれらの交差位置のメモリセルの配置は、図9に示した従来のDRAMの配置と基本的に同じである。また、センスアンプブロックの構成も、従来例と同じである。

【0027】但し、ツインセルDRAMが従来例と異なるところは、1つのワード線の駆動に応答して、1対のメモリセルがセンスアンプに接続されるビット線対に同時に接続される点である。そのための具体的な構成の違いは、図9と図1から明らかな通り、図9の従来のDRAMでは、上から連続するビット線対が一方の(右側の)センスアンプブロックS/AIに、次の連続するビット線対が他方の(左側の)センスアンプブロックS/AIに、次の連続するビット線対が他方の(左側の)センスアンプブロックS/AIに、次の

それぞれ接続されるのに対して、図1のツインセルDRAMでは、上から奇数番目のビット線の対BLI、/BLIが一方の(右側の)センスアンプブロックS/AIに、上から偶数番目のビット線の対BLO、/BLOが他方の(左側の)センスアンプブロックS/AOに、それぞれ接続される。

【0028】図1に従って、本実施の形態例のツインセルDRAMの構成を説明する。メモリセルアレイMCAには、6本のワード線WLO〜WL5と、8本のビット線BL0、/BL0〜BL3、/BL3とが配置される。ビット線対BL0、/BL0は、左側のセンスアンプブロックS/A0側に接続され、ビット線対BL1、/BL1は、右側のセンスアンプブロックS/A1側に接続され、更に、ビット線対BL2、/BL2は、左側のセンスアンプブロックS/A2側に接続され、ビット線対BL3、/BL3は、右側のセンスアンプブロックS/A

【0029】ワード線WLOが選択されると、1対のメモリセルMCOO、/MCOOのセルトランジスタが導通し、それらのセルキャパシタがビット線対BLO、/BLOに接続される。同様にワード線WL1が選択されると、1対のメモリセルMC10、/MC10のセルトランジスタが導通し、それらのセルキャパシタがビット線対BLO、/BLOに接続される。一方、ワード線WL2が選択されると、1対のメモリセルMC21、/MC21のセルトランジスタが導通し、それらのセルキャパシタがビット線対BL1、/BL1に接続される。同様にワード線WL3が選択されると、1対のメモリセルMC31、/MC31のセルトランジスタが導通し、それらのセルキャパシタがビット線対BL1、/BL1に接続される。ワード線WL4またはWL5が選択される場合は、1対のメモリセルMC40、/MC40またはMC50、/MC50が、それぞれビット線対BLO、/BLOに接続される。

【0030】各1対のメモリセルMC00、/MC00、MC10、/MC10、MC21、/MC21、MC31、/MC31、MC40、/MC40、及びMC50、/MC50は、それぞれ1ビットのデータを記憶する記憶ユニットを構成する。そして、各1対のメモリセルは、記憶されるデータに対応して相補データを記憶する。即ち、1対のメモリセルの一方にHレベルが記録される場合は、他方にLレベルが記録される。逆の記憶データの場合は、1対のメモリセルの一方にLレベルが記録され、他方にHレベルが記録される。そして、選択されたワード線を駆動すると、1対のメモリセルが同時40にビット線対に接続され、記録されていた相補データに対応して、当該ビット線対の電位に所定の電圧差が発生する。この電圧差が、センスアンプにより検出され、ビット線対の電位が増幅される。

【0031】図1には、各ワード線を駆動するワード線ドライバ回路WDが示される。また、図1には、右側のセンスアンプブロックS/A1、S/A3の回路が示されるが、左側のセンスアンプブロックS/A0、S/A2も同様の回路構成である。センスアンプブロックS/A1を代表してその回路構成を説明すると、センスアンプブロックS/A1内に

は、アイソレーション信号ISO1により導通、非導通に制御されるビット線トランスファーゲートBLT1、/BLT1と、NチャネルトランジスタN1, N2, N3からなるプリチャージ回路PR1と、NチャネルトランジスタN4, N5, N6及びPチャネルトランジスタP7, P8, P9からなるセンスアンプ回路SA1と、NチャネルトランジスタN10, N11からなるコラムゲートCLGと、別のビット線トランスファーゲートBLT2、/BLT2とが設けられる。

10 【0032】プリチャージ回路PR1は、プリチャージ信号であるイコライズ信号EQ12をHレベルにすることにより、トランジスタN3によりビット線対間を短絡し、トランジスタN1、N2によりビット線対BL1、/BL1をプリチャージ電圧VBLにプリチャージする。また、センスアンプ回路SA1では、トランジスタN4がグランド電位Vssに、トランジスタP9がHレベル側のセル電圧である降圧された内部電源Vii(又は外部電源Vcc)に、それぞれ接続される。そして、センスアンプ活性化信号SAE12及び/SAE12が、それぞれHレベル及びLレベルに20なることにより、センスアンプ回路SA1は活性化される。また、コラム選択信号CLがHレベルになると、コラムゲートCLGは導通し、ビット線対BL1、/BL1がデータバス線対DB、/DBに接続される。

【0033】図2は、本実施の形態例におけるツインセルDRAMの読み出し及び書き込み動作の波形図である。図2(A)が読み出し動作を、図2(B)が書き込み動作をそれぞれ示す。図中、横軸は時間、縦軸は電圧を示し、ここでの例では、Hレベル側のビット線電圧が内部電源Vii、Lレベル側のビット線電圧がグランド電圧Vss、ピット線プリチャージレベルがそれらの中間のVii/2、そして、ワード線WLの駆動レベルが昇圧された電圧Vppにそれぞれ設定される。

【0034】図2(A)に示される通り、読み出し動作では、ビット線対BL、/BLがプリチャージレベルVii/2にプリチャージされて、イコライズ信号EQ12がLレベルに下がり、プリチャージ回路PRIが非活性化される。また、非選択側のメモリセルアレイに対応するアイソレーション信号ISO2もLレベルに下がり、ビット線トランスファーゲートBLT2、/BLT2が非導通になる。

40 【0035】この状態で、ワード線WL(例えばWL2)が 選択されると、ワード線WLはグランド電圧Vssから、 昇圧電圧Vppまで駆動される。それに応答して、1対の メモリセルMC21、/MC21のセルトランジスタが導通す る。今仮に、メモリセルMC21側にHレベル、メモリセル /MC21側にLレベルが記録されていたとすると、それに 伴い、ビット線BL1がプリチャージレベルVii/2から 微少電圧上昇し、ビット線/BL1がプリチャージレベルV ii/2から微少電圧下降する。これらの微少電圧は、セ ル電圧をセルキャパシタの容量とビット線の寄生容量と の比により分配した電圧である。

【0036】ビット線対BL1、/BL1に電圧差が発生した ところで、センスアンプ活性化信号SAE、/SAEがそれぞ れHレベル、レレベルになり、センスアンプ回路SAIが 活性化される。それにより、ビット線対BL1、/BL1がそ れぞれHレベル、レレベルに増幅され、それに伴いメモ リセル内のセル電圧ST、/STもHレベル(内部電源Vi i) 、 L レベル (グランド電位 Vss) に駆動される。 【0037】やがて、ワード線WL2がLレベルに下がっ て、再書き込み (restore) された相補データが 1 対の メモリセルに保持される。その後、センスアンプ活性化 10 信号SAE12、/SAE12がそれぞれLレベル、Hレベルにさ れ、イコライズ信号EQ12とアイソレーション信号ISO2が 共にHレベルにされ、ビット線対がプリチャージされ る。

9

【0038】図2 (A) から明らかな通り、相補データ が1対のメモリセルに記録され、それらがビット線対に 読み出されるので、ワード線WLが立ち上がった状態で は、ビット線対に従来例よりもより大きな電圧差が発生 する。従って、センスアンプのセンス、増幅動作が高速 化され、また誤り読み出しが少なくなる。

【0039】図2 (B) に示される書き込み動作は、次 の通りである。ここでは、読み出しと同様に、メモリセ ルMC21にHレベル、/MC21にLレベルが記録されてい て、その1対のメモリセルMC21、/MC21に反転データが 書き込まれる場合を説明する。プリチャージ動作が終了 し、ワード線WLが駆動され、センスアンプSAIが活性化 されるまでは、上記の読み出し動作と同じである。この 状態で、コラムゲートCLGが導通し、データバス線対 DB、/DBに接続された図示しない書き込みアンプによっ て、ビット線対が反転駆動されると、図示される通り、 ビット線対BL、/BL及びセル電圧ST、/STのレベルが反転 する。その後、ワード線靴がLレベルに下がり、書き込 まれた相補データが1対のメモリセルに保持される。そ の後、センスアンプ活性化信号SAE12、/SAE12がそれぞ れしレベル、Hレベルにされ、イコライズ信号EQ12とア イソレーション信号ISO2が共にHレベルにされ、ビット 線対がプリチャージされる。

【0040】図1及び図2に示される通り、ワード線ル 2が選択される場合は、1対のメモリセルは、ビット線 対BL1、/BL1及びBL3、/BL3に接続され、ビット線対BL 0、/BLO及びBL2、/BL2にメモリセルは接続されない。従 って、図1の左側のセンスアンプブロック群S/AO、S/A2 は活性化される必要はなく、図1の右側のセンスアンプ ブロック群S/A1、S/A3側が活性化されるだけでよい。

【OO41】従って、ワード線WLO,1、WL4,5が選択され る場合は、ビット線対BLO、/BLO、BL2、/BL2に1対のメ モリセルの相補データが読み出され、左側のセンスアン プS/AO、S/A2が活性化されて、ビット線対が駆動され る。一方、ビット線対BL1、/BL1、BL3、/BL3のメモリセ ルは選択されず、右側のセンスアンプS/A1、S/A3は活性 50 持されているので、上記の通り、従来例のDRAMより

化されず、ビット線対BL1、/BL1、BL3、/BL3はプリチャ ージレベルに維持される。ワード線WL2,3が選択される 場合は、右側のセンスアンプが活性化され、左側のセン スアンプは非活性状態を維持する。

【0042】図3は、メモリセルの耐リーク特性を示す 動作波形図である。図3(A)は従来のDRAMの耐り ーク特性を、図3 (B) は本実施の形態例におけるツイ ンセルDRAMの耐リーク特性をそれぞれ示す。ここ で、耐リーク特性とは、メモリセルのPN接合等のリー ク電流によりHレベル側のセル電圧STが低下しても、 そのセルのHレベルを読み出すことができる特性をい う。図3(A)及び(B)には、それぞれHレベル側の セル電圧STが低下した時の読み出し動作の彼形図が示

【0043】図3 (A) に示される通り、従来のDRA Mでは、Hレベル側のセル電圧STがリーク電流により 低下しても、ビット線のプリチャージレベルVii/2よ りも所定の電圧 A V より高いレベル V 1 以上であれば、 そのHレベルがセンスアンプにより検出される。ここ で、セルキャパシタの容量をCs、ビット線の寄生容量 をCblとすると、Hレベル側のビット線のセル電圧ST が電圧V1まで低下した状態で、ワード線WLが駆動さ れてセルトランジスタが導通すると、ビット線対BL、/B L間の電圧差 Δ VBLは、 Δ VBL = Δ V * C s / (C s + Cbl) となる。

【0044】これに対して、図3(B)に示される通 り、本実施の形態例のツインセルDRAMでは、Hレベ ル側のセル電圧は、リーク電流によりビット線のプリチ ャージレベルVii/2より低い電圧V2まで低下して も、正常に読み出すことができる。つまり、ツインセル DRAMでは、常にLレベルがいずれか一方のメモリセ ルに記録されるので、それを利用して正常に読み出すこ とができ、リーク電流の影響を受けにくい構成になる。 【0045】Lレベル側のセル電圧/STは、グランド電 圧Vssにあり、リーク電流によるレベルの変動はない。 それに対して、Hレベル側のセル電圧STが低下して、ビ ット線プリチャージレベルVii/2より低く、しかしグ ランド電圧VssよりもΔVだけ高い電圧V2まで低下し たとする。この場合、Lレベル側のセル電圧/STによ 40 り、ビット線/BLの電圧が、プリチャージ電圧Vii/2 とグランド電圧との電圧差に応じた電圧だけ低下する。 これに対して、Hレベル側のセル電圧STが電圧V2まで 低下しているので、ビット線BLの電圧は、プリチャージ 電圧Vii/2と低下した電圧V2との差電圧に応じた電 圧だけ低下する。結局、両ビット線対BL、/BLとの間の 電圧差 Δ VBLは、従来例と同様に、 Δ VBL= Δ V * C s

【0046】即ち、ツインセルDRAMの場合は、必ず Lレベル(グランド電圧Vss)が一方のメモリセルに保

/(C s + Cbl)となる。

r 3 .

ルトランジスタの閾値電圧Vth高い昇圧電圧Vppにして いる。即ち、ワード線の駆動レベルVppは、Hレベル側 のピット線レベルViiよりも閾値電圧Vth以上(V3) 高いレベルに設定される。その分、ワード線駆動のため の電力消費が避けられない。

12

耐リーク特性が向上する。このことは、逆に言えば、こ の耐リーク特性を利用すれば、DRAMに特有のリフレ ッシュ動作は、Hレベル側のセル電圧が、図3(B)に 示されたように、ビット線プリチャージレベルよりも低 いレベル (例えば V 2) に低下した後に行っても良いこ とを意味する。従って、ツインセルDRAMは、リフレ ッシュ動作のサイクル時間を、従来のDRAMに比較し てより長く設定しても良いことを意味する。リフレッシ ュサイクルを長くすることにより、全体の消費電力を大 幅に削減することができる。

【0052】それに対して、図4(B)のツインセルD RAMでは、ワード線駆動レベルを、従来例より低いレ ベルにしている。その結果、Hレベル側のセル電圧ST は、ワード線駆動レベルよりも閾値電圧Vth分低いレベ 10 ルになる。逆に含えば、ワード線駆動レベルとHレベル 側のビット線レベルとの差電圧V4は、セルトランジス タの閾値電圧Vthより低い電圧になる。

【0047】しかも、セル電圧のリーク特性は、より高 い電圧の時は大きなリーク電流が流れ急激に低下する が、セル電圧が低下するとそのリーク電流は少なく、レ ベルの低下速度も遅くなる。従って、ツインセルDRA Mの場合のリフレッシュサイクルは、従来のDRAMよ りも2倍以上の3~5倍以上に長くすることが可能であ る。

【0053】上記のようにワード線駆動レベルを低下さ せて、Hレベル側のセル電圧STをHレベル側ピット線レ ベルよりも低くしても、ツインセルDRAMの場合は、 正常に読み出すことができる。ツインセルDRAMの場 合は、常にレレベルがいずれか一方のメモリセルに保持 される。従って、ワード線の駆動に応答して、Lレベル を保持するメモリセル側のビット線/BLは、そのLレベ ルに応じて所定電圧だけ低下する。また、Hレベルを保 持するメモリセル側のビット線BLは、その低下したHレ ベルに応じて所定電圧だけ上昇する。この時のビット線 対に生成される差電圧は、図4(A)の場合のピット線 対の差電圧よりむしろ大きい。従って、Hレベル側セル 電圧が低下したツインセルDRAMであっても、十分に データを読み出すことができる。

【0048】図3の動作特性から明らかな通り、本実施 の形態例におけるツインセルDRAMでは、Hレベル側 のセル電圧がビット線のプリチャージレベルより低くな 20 った後に、リフレッシュ動作を行う構成を有する。かか る構成にすることにより、全体の消費電力を従来例より 削減することができる。これは、セルのリーク特性に応 じてリフレッシュサイクルを設定することにより実現で

> 【0054】この実施例では、ワード線駆動レベルを低 下させているので、ワード線駆動に伴う消費電力を、従 来例よりも少なくすることができる。ワード線駆動レベ ルは、Hレベル側のピット線電位である内部電源Viiに しても良い。即ち、ワード線はビット線と同じスイング レベルを有することになり、大幅に電力を省力化するこ とができる。

【0049】図4は、本実施の形態例における別のツイ ンセルDRAMの動作波形図である。図4(A)には、 従来例のDRAMの読み出し動作が、図4 (B) には本 実施の形態例のツインセルDRAMの読み出し動作がそ れぞれ示される。

> 【0055】図5は、本実施の形態例における更に別の ツインセルDRAMの動作波形図である。このツインセ ルDRAMでは、センスアンプの活性化のタイミング が、選択されたワード線WLが駆動レベルに達する前に、 設定される。即ち、図5 (A)に示した従来のDRAM では、ワード線肌が駆動レベルである昇圧電圧Vppに駆 動されて、Hレベル側のセル電圧STが十分ビット線BLに 読み出された後に、センスアンプが活性化される。それ に対して、図5 (B) に示した本実施の形態例のツイン セルDRAMでは、常にLレベルがいずれかのメモリセ ルに記録されることを利用して、ワード線WLが駆動レベ ルである昇圧電圧Vppに達する前の早いタイミングで、 センスアンプが活性化される。つまり、図中の矢印 tSA に示される通り、活性化信号SAE、/SAEのタイミングが 早くなる。

【0050】図3では、ツインセルDRAMが常にLレ ベルのデータをいずれか一方のメモリセルに記録してい ることを利用して、リフレッシュサイクルを従来例より も長くする構成を示した。それに対して、図4では、ツ インセルDRAMが常にLレベルのデータをいずれか一 方のメモリセルに記録していることを利用して、Hレベ ル側のセル電圧を、Hレベル側のピット線レベルよりも 低くする構成を有する。具体的には、ワード線駆動レベ ルを、図4(A)に示されるような従来例の昇圧レベル Vppではなく、図4 (B) に示されるような低いレベル 40 にする。Hレベル側のセル電圧STは、ワード線WLの駆動 レベルからセルトランジスタの閾値電圧Vth分低いレベ ルになり、セル電圧STは、Hレベル側のピット線レベル Viiよりも低くなる。

【0056】従来のDRAMでは、ワード線別を駆動し

【0051】図4 (A) に示された従来のDRAMは、 ビット線のプリチャージレベルVii/2がセンスアンプ のレファレンス電圧になる。従って、Hレベル側のセル **電圧STは、できるだけ高い電圧にすることが望まし** い。その為に、従来例では、ワード線肌の駆動レベル を、Hレベル側のビット線レベルViiより少なくともセ 50 ても、レファレンス側のビット線/BLのレベルは、プリ

チャージレベルVii/2から変動しない。従って、ビッ ト線対間の電圧差△Vは、Hレベル側のセル電圧STに応 じて変化するビット線BL側の電圧上昇によって生成され る。従って、従来のDRAMは、ワード線WLを十分に 駆動レベルまで引き上げて、セル電圧STによるビット線 BLレベルの上昇が完了するまで、即ち、セル電圧STとビ ット線レベルとが一致するまで待ってから、センスアン プを活性化する。図中、WL-SAE wait timeと示した時 間が、ワード線WLの駆動からセンスアンプ活性化まで の時間である。

【0057】それに対して、ツインセルDRAMでは、 選択されたワード線WLが駆動レベルVppまで上昇する 前に、センスアンプ活性化信号SAE、/SAEをHレベル及 びレレベルにしてセンスアンプを活性化する。ワード線 WLのレベルが、グランド電圧Vssよりセルトランジスタ の閾値電圧Vthだけ高くなると、Lレベル側のセルトラ ンジスタが導通し、ピット線/BLをプリチャージレベル から低下させる。その後、ワード線WLがビット線プリチ ャージレベルVii/2よりセルトランジスタの閾値電圧 Vthだけ高くなると、Hレベル側のセルトランジスタが 20 導通し、ビット線BLをプリチャージレベルから上昇させ る。

【0058】セルに記憶されたデータを読み出すために は、レレベル側のセル電圧によるピット線のレベルの低 下が終了していれば足りるので、Hレベル側のセル電圧 によるビット線BLのレベルの上昇が終了することを待つ ことなく、センスアンプを活性化することができるので ある。図5 (B) に示される通り、Hレベル側のセル電 圧STが、ビット線BLと同じ電位になる前に、センスアン プを活性化することが可能である。つまり、従来例より 30 も矢印 t SA分だけセンスアンプの活性化タイミングを早 めることができる。

【0059】図3(B)に示したように、Hレベル側の セル電圧がリーク電流によりプリチャージレベルより更 に低く低下した場合は、ワード線化の駆動に応答して、 そのセル電圧の低下によってビット線BLのレベルも低下 する。この場合は、図5(B)の如く、センスアンプの 活性化タイミングを早めることにより、ビット線対間の 差電圧が大きい状態で、センスアンプを活性化させ、セ ンス動作及び増幅動作を行うことができ、読み出し感度 40 の点でより好ましい。

【0060】図6、7は、図1のツインセルDRAMの 詳細回路図である。図6には、左側にセンスアンプ群、 右側にセルアレイBlock-Bが示され、図7には、左側に 図6と同じセルアレイBlock-B、右側にセンスアンプ群 が示される。従って、図6,7を組み合わせることによ り、図1に示した、セルアレイの両側にセンスアンプ群 が配置される構成が示される。また、図6のセンスアン プ群の左側には、図示しない別のセルアレイBlock-Aが 配置され、図7のセンスアンプ群の右側には、図示しな 50 1)は非活性状態を維持する。このセンスアンプ群の非活

い別のセルアレイBlock-Cが配置される。つまり、セル アレイBlock-A, BがセンスアンプS/A(i-2), (i-1)を共有 し、セルアレイBlock-B, CがセンスアンプS/A(i), (i+1) を共有している。

【0061】図中、セルアレイBlock-Bは、図1のセル

アレイと同じ配置になっており、メモリセルとビット線

対には同じ引用番号を与えているが、ワード線について は異なる引用番号を与えている。また、ワードドライバ WDとして例示的に6個のANDゲートが示されている。 10 セルアレイBlock-B内には、第1のビット線BLI、第2の ビット線BLO、第3のビット線/BL1、第4のビット線/BL 0が順番に配列され、第1、第3のピット線BL1,/BL1か らなる第1のビット線対が、セルアレイの右側にあるセ ンスアンプS/A(i), (i+1)に接続され、第2、第4のビッ ト線BLO,/BLOからなる第2のビット線対が、セルアレイ の左側にあるセンスアンプS/A(i-2), (i-1)に接続され る。ビット線BL3, BL2, /BL3, /BL2も同じである。

【0062】セルアレイのメモリセルの配置から明らか な通り、第2のワード線群WLxx00、WLxx01、WLxy00、WL xy01のいずれかが選択されて駆動されると、第2のビッ ト線対BLO、/BLOにメモリセルのデータが読み出される。 従って、その場合は、左側のセンスアンプ群S/A(i-2)。 (i-1)が活性化される。従って、センスアンプ制御回路S ACIが、ANDゲート10, 12により生成される行ア ドレス/RA1とセルアレイ選択信号Block-A, Bの論理和信 号により活性化され、タイミング信号 ø 1, ø 2に応答 してプリチャージ回路PRの非活性化とセンスアンプS/A の活性化を制御する。例えば、ワード線WLxx00が選択さ れるときは、行アドレス/RAIがHレベルになり、セルア レイ選択信号Block-BもHレベルになる。従って、ANDゲ ート12の出力がHレベルになり、ビット線トランスフ ァー信号ISO(i-1)がHレベルになり、第2のビット線対 BLO, /BLO, BL2, /BL2をセンスアンプ群S/A(i-2), (i-1)に 接続する。そして、プリチャージ回路PRを非活性するタ イミング信号 φ1に応答して、ANDゲート16の出力が Hレベル、インパータ17の出力がLレベルになり、セ ンスアンプ群S/A(i-2), (i-1)内のプリチャージ回路PRが 非活性になる。その後、センスアンプ活性化タイミング 信号 o 2 に応答して、ANDゲート18の出力がHレベル になり、センスアンプ群S/A(i-2), (i-1)内のセンスアン プS/Aが活性化される。その結果、第2のビット線対BL 0, /BL0, BL2, /BL2を駆動する。

【0063】この時、行アドレスRAIがLレベルである ので、その行アドレスRAIとセルアレイ選択信号Block-B が入力されるANDゲート20の出力がLレベルのままと なり、また、非選択のセルアレイBlock-Cの信号もLレ ベルであるので、ANDゲート22の出力もLレベルのま まとなり、その結果、ORゲート24の出力がLレベルと なり、図 7 に示される右側のセンスアンプ(ffS/A(i), (i+

(),

性により、第1のビット線対BL1, /BL1, BL3, /BL3はプリ チャージレベルVii/2を維持する。

【0064】上記の第2のワード線群のいずれかが選択 されるとき、左側のセンスアンプ群が活性化され、右側 のセンスアンプ群が非活性に維持されることにより、次 の動作上のメリットを有する。即ち、左右のセンスアン プ群のうち、一方のセンスアンプ群のみが活性化して駆 動するので、センスアンプにより消費される電力は半分 で良い。また、第2のビット線対BLO,/BLO,BL2,/BL2が ピット線対の間に配置されている第1のビット線対BL1, /BL1, BL3, /BL3がプリチャージレベルVii/2に維持される ので、第2のビット線対への隣接するビット線からのク ロストークの影響が抑えられる。つまり、第2のビット 線対に対して、第1のビット線対がシールド線の役割を 持つことになる。この隣接するビット線からのノイズが 抑えられることにより、センスアンプの動作マージンが 広くなり、リフレッシュサイクルをより長くすることが できる。リフレッシュサイクルがより長くなることによ り、より消費電力が抑えられる。

【0065】逆に、第1のワード線群WLxx10、WLxx11の いずれかが選択されて駆動される場合は、第1のビット 線対BL1, /BL1, BL3, /BL3に 1 対のメモリセルのデータが 読み出され、右側のセンスアンプ群S/A(i), (i+1)がセン スアンプ制御回路SAC2により活性化される。一方、左側 のセンスアンプ群S/A(i-2), (i-1)は非活性状態を維持さ れる。従って、第1のビット線対BL1, /BL1, BL3, /BL3は H、Lレベルに駆動されるが、第2のビット線対BLO./B LO, BL2, /BL2はプリチャージレベルに維持される。従っ 能をして、第1のピット線対を駆動するセンスアンプの 動作マージンを広くする。センスアンプ制御回路SAC2も 前述のセンスアンプ制御回路SAC1と同じ構成であり、同 じ動作をする。

【0066】以上の実施の形態例で示した通り、ツイン セルDRAMは、1ビットのデータを、相補データにし て1対のメモリセルに保持させる。従って、常にいずれ か一方にレレベルを保持したメモリセルが存在する。こ の特性を利用することにより、第1に、Hレベル側のセ に読み出すことができる。従って、その分リフレッシュ サイクルを長く設定することが可能になる。

【0067】第2に、Hレベル側のセル電圧を低くして も読み出し動作に支障はないので、Hレベル側のセル電 圧をビット線のHレベルよりも低くすることができ、そ れに伴い、ワード線の駆動レベルをHレベル側のビット 線レベルに対して閾値電圧以上に高くする必要がなくな

【0068】第3に、Hレベル側のセル電圧によるビッ ト線レベルの変化を必要としないので、ワード線が駆動 50

レベルに達する前に、センスアンプを活性化することも 可能になる。

16

【0069】第1又は第2の構成にすることで、消費電 力を節約することができるのに対して、第3の構成にす ることで、読み出し又は書き込み動作を高速化すること ができる。メモリ回路全体のバランスを考慮して、いず れかの構成、またはそれらの組み合わせを適宜選択する ことができる。

【0070】第4に、銃み出し又は書き込み時に、セル 左のセンスアンプにより駆動されるとき、それら第2の 10 アレイの両側に設けられたセンスアンプ群の一方のみが 活性化し、他方のセンスアンプ群は非活性状態に維持さ れるので、センスアンプの駆動に伴う消費電力を少なく することができる。

> 【0071】第5に、第1のビット線対が駆動されると きに、その間に配置された第2のビット線対はプリチャ ージレベルに維持されるので、シールド線として機能 し、センスアンプの動作マージンを大きくすることがで きる。従って、リフレッシュサイクルを長くすることが - でき、消費電力を抑えることができる。

20 【0072】図8は、更に別のツインセルDRAMの構 成を示す図である。図1の例では、ワードドライバWD が1つのワード線を選択して駆動すると、1対のメモリ セルがビット線対にそれぞれ接続され、相補データに対 応してビット線対間に電圧差が生成された。図8の例で は、1ビットの記憶データを相補データとして1対のメ モリセルに記録することは同じであるが、その為にワー ドドライバWDが1対のワード線を駆動して、1対のメ モリセルをビット線対に接続する構成を有する。従っ て、ワードドライバWDによるローアクセス動作では、ロ て、上記と同様に、第2のビット線対がシールド線の機 30 一アドレスに対して1対のワード線が同時に駆動され

【OO73】即ち、図8中、ワードドライバWDが1対 のワード線WL1a、WL1bを同時に駆動すると、メモリセル 対MC10、/MC10、及びMC11、/MC11がそれぞれ同時にビッ ト線対BL、/BLに接続される。それにより、相補データ がそれらのビット線対に読み出され、或いは相補データ がそれらのビット線対を介して上記メモリセル対MC10、 /MC10、及びMC11、/MC11に書き込まれる。これらのメモ リセル対の読み出しは、センスアンプS/A1、S/A0により ル電圧がプリチャージレベルより低く低下しても、正常 40 行われる。この例の場合は、常に1対のワード線を駆動 して相補データを保持する1対のメモリセルを選択しな ければならない。但し、それ以外の構成は、図1のメモ リ回路と同じである。

> 【0074】図8の例では、読み出し時または暮き込み 時に両側のセンスアンプを活性化する必要がある。従っ て、セルアレイのメモリセルの配置を変更することによ り、1対のワード線を駆動した時に、第1のビット線対 にのみ相補データが読み出され、第2のピット線対に相 補データが読み出されないようにすることで、図1の例 と同様に、一方のセンスアンプ群のみを活性化すること

ができる。

【0075】図8に示された別の実施例の場合でも、リ フレッシュサイクルを短くしたり、ワード線駆動レベル を低くしたり、センスアンプの活性化のタイミングをワ ード線が駆動レベルに達する前に早めたりすることがで きる。従って、消費電力の低下または読み出し、書き込 み動作の高速化を達成することができる。

17

【0076】以上、本発明の保護範囲は、上記の実施の 形態例に限定されるものではなく、特許請求の範囲に記 載された発明とその均等物にまで及ぶものである。

[0077]

【発明の効果】以上、本発明によれば、1対のメモリセ ルに相補データを保持するようにしたので、従来の1ト ランジスタ・1 キャパシタ型のメモリセルを利用したセ ルアレイをそのまま使用して、読み出し感度が高く、そ れに伴い消費電力が低い、或いは高速動作が可能なメモ リセルを実現することができる。更に、ワード線を駆動 した時に第1のビット線対にデータが読み出され、セン スアンプにより駆動されるが、第2のビット線対にはデ ータが読み出されずにプリチャージレベルに維持され る。従って、センスアンプの消費電力を減らし、第2の ビット線対のシールド効果により第1のビット線対への クロストークを減らすことができる。

【0078】1ピットのデータを記録するのに、1対の メモリセルを必要とするが、DRAMの大容量化の特質 を利用することで、メモリ容量をそれほど損なうことな く、低消費電力化又は高速化を図ることができる。

【図面の簡単な説明】

【図1】本実施の形態例におけるメモリ回路の構成図で

ある。

【図2】本実施の形態例におけるツインセルDRAMの 読み出し及び書き込み動作の波形図である。

【図3】メモリセルの耐リーク特性を示す動作波形図で ある。

【図4】本実施の形態例における別のツインセルDRA Mの動作波形図である。

【図5】本実施の形態例における更に別のツインセルD RAMの動作波形図である。

10 【図6】図1のツインセルDRAMの詳細回路図であ

【図7】図1のツインセルDRAMの詳細回路図であ

【図8】更に別のツインセルDRAMの構成を示す図で

【図9】従来のDRAMの構成図である。

【符号の説明】

MC メモリセル

MC, /MC 1対のメモリセル

20 W L ワード線

> 第1のワード線群 WLxx00, WLxx01, WLxy00, WLxy01 第2のワード線群

WLxx10, WLxx11

BL、/BL ビット線対

第1のビット線対 BLO, /BLO 第2のビット線対 BL1, /BL1


センスアンププロック S/A

S A センスアンプ回路


プリチャージ回路 PR

[図9]


從來例




[図1]




ツインセルDRAMの読出/春込動作波形図




【図3】 メモリセルの耐リーク特性を示す動作波形図







【図5】 別のツインセルDRAMの動作波形図




【図6】



[図7]



[図8]



フロントページの続き

(72) 発明者 佐藤 公昭

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 宮保 徹

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内